核心要点：
1、华为被制裁后首次公开全面剖析半导体工艺路径，在EUV被限制背景下依托DUV+堆叠工艺另辟蹊径，实现芯片综合性能突破。
2、华为韬定律包括器件、电路、芯片、系统四个层级，核心是电路层级的逻辑折叠技术，该技术打破先进工艺制程对国产芯片性能的桎梏，基于该技术的麒麟2026性能核主频率达3.1GHz，预计2029年推出的麒麟CPU性能主频率为4GHz，与采用N3P工艺的苹果A19芯片核心性能相当（4.26 GHz）。
3、核心受益环节：
1）Fab环节，逻辑折叠技术有望打破先进工艺制程桎梏，国产算力芯片性能天花板大幅提高。伴随国产芯片性能升级，其需求量预计高速增长，驱动Fab代工环节量价齐升.
2）设备环节，逻辑折叠技术核心是混合键合，混合键合技术对表面平滑度、清洁度、键合对准精度都提出非常严格的要求，键合设备、CMP、镀铜、洁净室相关环节将受益；
3）芯片设计，逻辑折叠技术有望打破先进工艺制程桎梏，国产算力芯片性能天花板大幅提高，需求预计加速增长。
1、华为韬定律是什么？与摩尔定律的差异？
华为韬定律认为，约束半导体系统性能的核心是信号传输时延，晶体管缩放（摩尔定律）仅是降低时延的一种方式，通过3D堆叠、芯片架构与超节点等优化，可以跨越EUV等限制，实现芯片性能大幅提高；
注：
（1）计算系统的性能与关键路径的时延成反比，即
（2）关键路径时延=信号传输的物理距离×单位阻容负载，即
单位阻容负载是导线、器件或互连“每单位长度”带来的电阻和电容，其与信号延迟与损耗呈正相关的关系。
2、华为韬定律覆盖器件、电路、芯片、系统四个层级
器件层面：通过优化晶体管和互连电阻及寄生电容，从物理底层最大限度缩微器件级时间常数τ；（摩尔定律领域，核心是通过晶体管的缩放降低传输延迟，7nm到2nm以下，晶体管间距离持续缩短）。
电路层面：通过逻辑折叠技术突破传统平面布局的物理边界，显著缩短关键路径的走线长度并有效降低信号传播的电阻和电容负载，实现晶体管密度和电路性能提升；（华为逻辑折叠技术覆盖领域，核心是混合键合，通过3D堆叠缩短die to die的传输延迟）。
芯片层面：通过“软件、架构、芯片”的全栈软硬芯协同设计，基于实际工作负载实现指令流和数据流的细粒度控制，提高系统级并行度和效率，大幅降低端到端执行时间；（芯片微架构设计厂商覆盖领域，核心是高效的芯片微架构与软件栈，缩短计算核心间的传输延迟）。
系统层面：定义灵衢总线，重构计算系统互联协议，实现超节点的统一内存编址和原生内存语义，大幅降低系统通信时延；（超节点厂商覆盖领域，核心是高速的通信协议与高速低损耗的传输技术，例如NVLink与CPO，缩短芯片到芯片、服务器与服务器间的传输延迟）。
3、华为逻辑折叠技术是什么？与传统封装工艺的差异？
平面拼接（CoWoS）：将多个裸die放置在同一个Interposer（硅中介层），通过先进封装如CoWoS工艺进行连接，信号传输距离较长。
传统3D堆叠：即简单的层级堆叠，多采用锡球、铜柱等微凸点进行连接，由于微凸点间距通常在数十微米以上，会降低互连密度并增加信号传输延迟。
华为逻辑折叠设计：采用无凸点的混合键合与中道深穿透技术，由于不受微凸点物理间距限制，上下层的引脚实现极高密度的纵向互连。
4、华为逻辑折叠技术的核心技术难点是什么？
核心技术难点是混合键合
图1展示的是微凸点连接技术，可以看到chip die与下层的连接是通过C4 bump实现的，受到bump自身直径与bump间距的限制（数十到数百微米），无法实现非常高的互连密度，传输延迟高。
图2展示的是混合键合技术，可以看到die与die之间的互连无需微凸点，chip die经过TSV微孔连接至铜焊盘，基于铜-铜键合实现信号传输，由于铜焊盘的直径可缩小至远小于10微米，因此可极大提高互连密度与传输带宽，降低传输延迟。
5、华为逻辑折叠技术的效果与技术迭代展望
2026年发布的麒麟CPU性能核主频率达3.1GHz，预计2029年推出的麒麟CPU性能主频率为4GHz，与采用N3P工艺的苹果A19芯片核心性能相当（4.26 GHz）。
6、核心受益环节
逻辑折叠技术的核心是混合键合，混合键合技术对表面平滑度、清洁度、键合对准精度以及镀铜都提出非常严格的要求。
颗粒物和清洁度：根据Semianalysis，即使是1微米高的颗粒也会导致直径10毫米的键合空隙，从而造成键合缺陷。混合键合通常需要1级/ISO 3级或更高级别的洁净室和设备。封装厂商如果想要参与混合键合，就需要建造更新、更先进的洁净室。
混合键合界面对任何类型的形貌都非常敏感，任何形貌都会导致空隙和键合失效。通常认为，介质层的表面粗糙度阈值为0.5nm，铜焊盘的表面粗糙度阈值为1nm。化学机械抛光（CMP）工艺非常重要。
由于混合键合中铜焊盘的间距降低至10微米甚至数百纳米，其对键合精度提出更高的要求，目前晶圆对晶圆键合机可以实现低于50nm的对准精度。
镀铜：混合键合在极小间距实现铜-铜互连，铜层质量直接决定良率、寿命，对其要求远高于传统微凸点封装。
芯片设计环节：受限于国内先进工艺制程迭代，国产算力芯片性能升级面临天花板，逻辑折叠技术有望打破先进工艺制程桎梏，国产算力芯片性能天花板大幅提高。
Fab代工环节：伴随国产芯片性能升级，其需求量预计高速增长，驱动Fab代工环节量价齐升。
传统摩尔路径：晶体管做小→信号延迟降低→密度提升，依赖EUV与先进制程。
韬定律路径：版图布局做短→等效信号延迟降低→单芯片等效密度对标先进制程。在14/7nm工艺底座下打出7/5nm甚至更高的实际性能，相当于绕开制程封锁的工程级解法。
一句话总结：摩尔定律仅靠 “缩小” 续命，已经快走到尽头；而韬定律靠 “提速+折叠” ，不仅提出国产弯道超车的思路，也给出了全球半导体发展新出路。
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。