2026年6月30日，中昊芯英正式发布新一代全自研高性能 TPU AI 专用算力芯片「须臾®」，同步推出搭载「须臾®」芯片构建的软硬件一体化智算底座——泰则® 2.0 AI 高性能智算平台。作为初代「刹那®」芯片、初代泰则® 智算服务器的全面升级产品，「须臾®」与泰则® 2.0 在底层架构、算力峰值、片上存储、集群互联、计算能效等方面皆实现跨越式提升。
从「刹那®」到「须臾®」：
TPU 架构全面升级，单卡算力性能提升 3 倍
作为国内最早投身于 TPU 架构 AI 专用算力芯片研发的企业之一，中昊芯英在 2023 年成功流片了国内首枚高性能 TPU AI 专用算力芯片「刹那®」并实现量产和产业化。基于「刹那®」三年规模化落地的实践经验，中昊芯英完成新一代芯片「须臾®」的架构革新，针对性解决超大模型、长上下文、海量词元交互场景下传统算力存在的访存延迟、能耗偏高、并行效率不足等痛点。
1.1 核心硬件算力指标全面升级
单颗「须臾®」芯片深度优化大模型专属张量计算逻辑，扩容寄存器与大容量片上缓存，核心性能参数实现大幅跃升：
单芯片混合精度浮点算力达 896TFLOPS，性能是上一代芯片「刹那®」的
3 倍；8-bit 推理算力可达 1792TOPS，适配海量词元高并发推理场景；
单卡搭载的显存及芯片内部互联速率均有大幅提升，支持超长上下文，降低多轮对话的数据反复搬运开销；
单芯片额定功耗 600W，相较于算力性能持平的传统算力芯片，功耗降低 50%，天然适配绿色低碳智算中心建设；
依托多维张量计算单元与数据复用优化设计，「须臾®」有效缓解深度学习领域经典存储墙难题，执行同等 AI 任务时，综合计算效能可达传统 GPU 架构数倍，在大模型计算、批量词元生成场景优势尤为突出。
1.2 全栈自主可控底层技术体系
「须臾®」延续中昊芯英全自研 TPU 技术路线，实现芯片 IP 核、专属指令集、底层算子加速库、整机系统软件完整自主研发，无海外核心技术依赖。公司核心技术完整覆盖芯片设计、电路开发、编译工具、模型适配全链条，可快速高效完成新模型和迭代模型的适配和部署，满足政务、金融、电网等关键行业的信息安全合规要求。
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。