ALD制备是键合界面的核心绝缘膜，它是3D堆叠工艺的关键保障——没有它，Cu焊盘会出现短路、扩散、键合不牢的问题，3D堆叠就无法实现。
不同制程节点所需的薄膜工序及薄膜种类增加的幅度是什么样?
答：随着集成电路制造不断向更先进工艺发展，芯片内部立体结构日趋复杂，所需要的薄膜层数越来越多。在90nm CMOS工艺，大约需要40道薄膜沉积工序，而在3nm FinFET工艺产线，大约需要超过100道薄膜沉积工序，涉及的薄膜材料由6种增加到近20种。
edge-to-surface 3D折叠技术共同构成的协同设计技术栈，预计到2035年将实现超过100倍的硬件集成度增长。
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。