2026年5月25日，华为在IEEE国际电路与系统研讨会（ISCAS）上正式发表韬（τ）定律，提出以"时间缩微"替代"几何缩微"作为半导体演进新路径。核心是通过逻辑折叠 + 3D堆叠技术，用14/28nm成熟制程实现等效5/3nm性能。华为已基于该定律设计并量产了381款芯片，2026年秋季麒麟芯片将首次采用逻辑折叠技术。
以上内容来自AI,请注意甄别！
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。