一、主营业务
盛合晶微是全球领先的集成电路晶圆级先进封测企业，起步于先进的 12 英寸中段硅片加工，并进一步提供晶圆级封装（WLP）和芯粒多芯片集成封装等全流程的先进封测服务，致力于支持各类高性能芯片，尤其是图形处理器（GPU）、中央处理器（CPU）、人工智能芯片等，通过超越摩尔定律（More than Moore）的异构集成方式，实现高算力、高带宽、低功耗等的全面性能提升。
完整的全流程先进封测产业链包括中段硅片加工环节和后段先进封装环节。中段硅片加工是集成电路制造产业链承前启后的关键环节，包括凸块制造（Bumping）和晶圆测试（CP）等。Bumping 通过在前段晶圆制造企业生产制造的整片晶圆上进一步制造凸块、重布线等微型结构，用以实现芯片与外界的高密度电气连接和高带宽数据传输；CP 通过测试整片晶圆的功能和电性能，可以提前筛选不良芯片，优化后段先进封装环节的效率和成本，并指导前段晶圆制造环节的工艺优化和良率控制。后段先进封装是集成电路制造产业链的关键环节，除可实现保护、嵌套、连接等常规功能外，还可实现芯片互联性能和功能密度的提升。
全流程先进封测通过提升芯片的互联密度，与前段晶圆制造环节的技术进步相辅相成，共同提升芯片运算性能，已经成为高端芯片制造的必要环节。近年来，前段晶圆制造环节的技术进步难度快速增加，无法满足人工智能爆发式发展对芯片运算性能的巨大需求，芯粒多芯片集成封装应运而生，能够突破前段晶圆制造环节的技术瓶颈，持续提升芯片运算性能，成为未来持续发展 GPU、AI 芯片等高算力芯片的有效方式和必要手段，被认为是微电子行业正在经历的第四波重大技术浪潮，代表了集成电路制造产业的前沿科技和未来技术发展方向。此外，芯粒多芯片集成封装也是我国目前利用自主集成电路工艺发展高算力芯片最切实可行的制造方案。
1、集成电路先进封装产业向更高互联密度的系统集成和高性能运算方向持续演进
集成电路是国民经济和社会发展的战略性、基础性、先导性产业，是现代化产业体系的核心枢纽，也是利用新质生产力实现经济社会高质量发展的关键保障，关系到国家安全和中国式现代化进程。
集成电路芯片功能众多，但其发展主基调是通过提高芯片集成度（即单位尺寸范围内的晶体管数量），持续提升芯片的运算性能。长期以来，芯片集成度的提高主要依靠前段晶圆制造技术的进步来实现，摩尔定律即是对这一规律的经典描述。芯片运算性能提升后，为满足数据传输带宽的要求，单颗芯片的信号输入/输出接点（I/O 接点）数量由此前的几十个、上百个快速增长到成千上万个，相临接点的间距则缩短至 100um 甚至更小，传统的毫米级引线键合封装无法满足高密度互联的需求，驱使业界采用晶圆级加工工艺制备凸块（Bump）和重布线（RDL），分别实现微米级的垂直和水平互联，满足智能手机应用处理器等高集成度芯片的配套封装需求，由于凸块和重布线制造在工序上位于前段晶圆制造和后段封装测试之间，因此，业内通常称之为中段硅片加工。在人工智能爆发式发展之前，业内提到的先进封装通常即中段硅片加工和后段倒装封装，以及射频芯片、电源管理芯片等广泛使用的晶圆级扇入型、扇出型封装，此外还包括苹果公司在其智能手机应用处理器上采用的基于扇出型工艺的三维封装（3D Package）。
近年来，人工智能的爆发式发展产生了对芯片算力的巨大需求，尤其是 ChatGPT等多模态大模型训练所需的算力每 3 个月到 4 个月便增加一倍，远超摩尔定律下芯片运算性能每 18 个月到 24 个月提高一倍的速度，作为人工智能的核心硬件，高算力芯片在前段先进工艺晶圆制造之外，亟需创新性技术手段，实现更加快速、更具持续性的性能提升。在上述产业发展的大背景下，先进封装环节出现了显著的技术进步和创新变革，以三维芯片集成（2.5D/3DIC）为代表的芯粒多芯片集成封装应运而生，其可以突破单芯片 1 倍光罩的尺寸限制，实现 2 倍、3 倍光罩甚至更大尺寸范围内，数百亿甚至上千亿个晶体管的异构集成。依靠超高密度、超细线宽，实现超大尺寸范围的异构集成技术，被认为是集成电路平面工艺、铜互联、FinFET 鳍式晶体管结构后，微电子行业正在经历的第四波重大技术浪潮。对于我国而言，芯粒多芯片集成封装更是目前数字经济和人工智能发展中的核心芯片最切实可行的制造方案。但是，多芯片、超大尺寸、超高密度、超小间距、超细线宽/线距等特征，加之先进芯片和高带宽存储器（HBM）价值量极高，对先进封装环节在集成方案、技术规格、生产质量、系统支撑等方面均提出了极致要求。
2、盛合晶微的主营业务持续顺应先进封装产业发展趋势
自业务开展之初，公司即采用前段晶圆制造环节先进的制造和管理体系，并将芯粒多芯片集成封装作为公司发展方向和目标。目前，公司已经成为中国大陆在芯粒多芯片集成封装领域起步最早、技术最先进、生产规模最大、布局最完善的企业之一，并具备在上述前沿领域追赶全球最领先企业的能力。
在中段硅片加工领域，公司是中国大陆最早开展并实现 12 英寸凸块制造（Bumping）量产的企业之一，也是第一家能够提供 14nm 先进制程 Bumping 服务的企业，填补了中国大陆高端集成电路制造产业链的空白。此后，公司相继突破多个更先进制程节点的高密度凸块加工技术，跻身国际先进节点集成电路制造产业链。根据灼识咨询的统计，截至 2024 年末，公司拥有中国大陆最大的 12 英寸 Bumping 产能规模。
在晶圆级封装领域，基于领先的中段硅片加工能力，公司快速实现了 12 英寸大尺寸晶圆级芯片封装（晶圆级扇入型封装，WLCSP）的研发及产业化，包括适用于更先进技术节点的 12 英寸 Low-K WLCSP，以及市场空间快速成长的超薄芯片 WLCSP 等。根据灼识咨询的统计，2024 年度，公司是中国大陆 12 英寸 WLCSP 收入规模排名第一的企业，市场占有率约为 31%。
在芯粒多芯片集成封装领域，公司拥有可全面对标全球最领先企业的技术平台布局，尤其对于业界最主流的基于硅通孔转接板（TSV Interposer）的 2.5D 集成（2.5D），公司是中国大陆量产最早、生产规模最大的企业之一，代表中国大陆在该技术领域的最先进水平，且与全球最领先企业不存在技术代差。根据灼识咨询的统计，2024 年度，公司是中国大陆 2.5D 收入规模排名第一的企业，市场占有率约为 85%。此外，公司亦在持续丰富完善 3D 集成（3DIC）、三维封装（3D Package）等技术平台，以期在集成电路制造产业更加前沿的关键技术领域实现突破，为未来经营业绩创造新的增长点。
公司可为高性能运算芯片、智能手机应用处理器、射频芯片、存储芯片、电源管理芯片、指纹识别芯片、网络通信芯片等多类芯片提供一站式客制化的集成电路先进封测服务，应用于高性能运算、人工智能、数据中心、自动驾驶、智能手机、消费电子、5G通信等终端领域，深度参与我国数字化、信息化、网络化、智能化建设。
我国已明确加快发展数字经济，促进数字经济和实体经济深度融合，打造具有国际竞争力的数字产业集群，带动了数据中心、5G 通信等多个终端应用领域的发展；同时，ChatGPT 等多模态大模型和 Robotaxi 等自动驾驶的兴起也将人工智能技术由 B 端推向C 端，带来计算参数量的指数级增加，促进了算力需求的爆发式增长，高性能运算产业链迎来历史性的增长机遇。受益于此，报告期内，公司主营业务收入分别为 161,844.87万元、300,987.94 万元、468,264.30 万元和 316,792.00 万元，呈现快速增长的态势。
（二）主要产品和服务
公司专注于集成电路先进封测产业的中段硅片加工和后段先进封装环节，是中国大陆少有的全面布局各类中段硅片加工工艺和后段先进封装技术的企业，向客户提供中段硅片制造和测试服务，以及多元化的全流程先进封测服务。
1、中段硅片加工
（1）凸块制造（Bumping）
Bumping 是前段晶圆制造环节的延伸，通过类似前段的工艺在晶圆表面制造微型凸块，此凸块可以代替传统的引线焊接，实现芯片与基板等短距离、高密度的电气互联和信号传输。与引线焊接相比，Bumping 可以缩短连接电路的长度、降低信号传输的延迟、减小芯片的封装体积，同时允许芯片有更高的 I/O 密度、更优良的热传导性及可靠性。Bumping 工艺是各类先进封装技术得以发展的基础，在先进封装产业中具有核心意义。
在 Bumping 环节，还可结合 RDL 工艺对芯片表面线路进行重新布局。RDL 即在晶圆表面通过类似前段晶圆制造的工艺形成金属布线，将原本分布在芯片边沿的 I/O 接点优化调整到更为宽松的区域。RDL 工艺既可支持更多的 I/O 接点，又可实现水平平面的电气延伸和互联，是晶圆级封装等先进封装技术的关键基础工艺。
公司可以提供 8 英寸和 12 英寸 Bumping 服务，并具备先进制程芯片的 Bumping 量产能力。公司 Bumping 产品种类多样，包括铜柱凸块、铜柱微凸块（微间距铜柱凸块）、铜镍金微凸块（微间距铜镍金凸块）、锡银凸块、植球凸块，可以满足不同封装形式及应用场景的需求，具体如下：
（2）晶圆测试（CP）
CP 即使用自动化测试设备对晶圆上的裸芯片进行针测，测量其电路和功能特性，确认芯片加工良率并筛选出不良芯片的过程，以达到提早反馈良率、提升芯片研发和加工效率，控制封装成本、优化整体成本的目的。由于先进封装芯片价值量大，封装环节附加值高，因此 CP 是先进封装的必要环节，对前段晶圆制造和中段凸块制造环节的工艺优化和良率控制也具有指导作用。
公司的 CP 服务既支持客户的独立测试需求，也可以作为自身 Bumping 或全流程先进封测业务的配套环节，协助客户获取一站式服务的综合优势。公司构建了具备国际竞争力的测试技术体系：拥有多种高端、中端测试平台，覆盖大部分测试场景，可为各类客户提供灵活多样化的测试资源选型；搭载先进的生产系统和自主研发的设备自动化系统，可实现高阶定制化的数据处理和检查功能。公司可为逻辑、存储、射频、混合信号等多类芯片提供包括量产测试、测试程序开发、探针卡维护、测试硬件设计和整体测试方案搭建在内的全方位、高质量的 CP 服务，其中探针卡宽温域测试能力和维护能力在Pin 数、电性水平和温控形变等多方面均为业界领先水平。此外，公司的工艺能力还可保障更先进制程芯片、硅转接板、芯粒多芯片集成封装等高端产品的大规模测试需求。
2、晶圆级封装（WLP）
（1）晶圆级芯片封装（WLCSP）
WLCSP 即基于完成中段硅片加工的晶圆，对其进行背面研磨及正面切割形成芯片颗粒后，再以整片框架的形式，或将芯片颗粒挑拣放置在载带中以卷盘的形式出货。WLCSP 可以实现与裸芯片尺寸相近的最小封装体积，且无需封装基板，提供更小、更薄、更紧凑的封装结构，并节约封装成本。WLCSP 相比传统封装还可以实现更高的互联密度、更优的功耗管控、更好的稳定性，适用于射频芯片、电源管理芯片、存储芯片、指纹识别芯片等移动终端芯片，广泛应用于智能手机、消费电子、网络通信等领域。
公司可以提供从晶圆投入到框架或卷盘出货的全流程 WLCSP 服务，并具备 8 英寸和 12 英寸晶圆的加工能力，目前已经规模量产 22nm 及以上制程产品，可以满足客户不同规格产品的需求。针对技术节点更先进、应用日益广泛的 12 英寸 Low-K 产品市场，公司根据不同产品结构掌握各种配套的激光开槽技术，已应用于高端射频芯片、高端模拟芯片和指纹识别芯片等产品。针对快速成长的超薄芯片市场，公司可以提供适配的DBG（研磨前切割）解决方案，并具备业界领先的晶圆减薄技术实力。
（2）晶圆级扇出型封装（FO 或 FOWLP）
FOWLP 即在 WLCSP 工艺的基础上，通过晶圆重构、扇出型重布线等方式突破WLCSP 对于 I/O 接点数量的限制，从而进一步提升芯片的集成度。FOWLP 相比 WLCSP可以支持更高的 I/O 密度，同时具备性价比高、可靠性高等特征，适用于电源管理芯片、基带芯片、射频收发器、运算芯片等复杂度较高的芯片。公司正在推进自主研发的FOWLP 技术平台 Enhanced-WLCSP 的产业化工作，目前已进入小量试产。
（1）三维芯片集成（2.5D/3DIC）
芯粒多芯片集成封装即将多颗芯片或元器件组合到单个芯片系统中，根据芯片的互联介质和互联方式，主要包括多芯片组装（MCM）等基板级技术方案，以及三维芯片集成（2.5D/3DIC）、三维封装（3D Package）等晶圆级技术方案，其中，晶圆级技术方案可以实现更高的互联密度和系统集成度，从而能够更有效地提升芯片系统的性能。
自成立之初，盛合晶微即将芯粒多芯片集成封装作为公司发展方向和目标，并聚焦在更加前沿的晶圆级技术方案领域，于 2019 年在中国大陆率先发布三维多芯片集成技术品牌 SmartPoser®，涵盖 2.5D/3DIC、3D Package 等各类技术方案，具体如下：
1）2.5D 集成（2.5D）
公司的 2.5D 技术平台涵盖硅通孔转接板（“硅转接板”）、扇出型重布线层（“有机转接板”）和嵌入式硅桥（“硅桥转接板”）等各类主流技术方案，并已形成全流程2.5D 的技术体系和量产能力，在集成电路制造的关键前沿领域实现了突破，成为中国大陆在芯粒多芯片集成封装领域起步最早、技术最先进、生产规模最大、布局最完善的企业之一，并具备在上述领域追赶全球最领先企业的能力，具体如下：
2）3D 集成（3DIC）
相比 2.5D，3DIC 可以实现更高的互联密度、更短的信号传输路径、更小的信号延迟，以及更优良的热传导性和可靠性，在缩小封装体积的同时大幅提升芯片性能，是现阶段最前沿的先进封装技术。公司正在推进 3DIC 的研发及产业化工作，在技术路线上全面涵盖微凸块和混合键合等主流方案，并计划通过本次募集资金投资项目“超高密度互联三维多芯片集成封装项目”形成规模产能，具体如下：
公司已开发出多个自有知识产权的 3D Package 技术平台，包括 SmartPoser®-POP和 SmartPoser®-AiP 等，分别适用于高端消费电子和 5G 毫米波通信领域，具体如下：
（2）三维封装（3D Package）
3D Package 是适用于三维多芯片异质集成的新型扇出型封装技术，其综合运用多种规格的重布线、凸块、高铜柱等水平和垂直方向的互联工艺，可以实现多层芯片的三维堆叠整合，缩短了信号传输路径，减少了信号延迟并降低了信号噪声，具备更优良的热传导性，同时大幅减小了封装结构的体积。3D Package 适用于高端智能手机应用处理器、智能手表应用处理器、智能眼镜应用处理器、超宽频 5G 毫米波天线等芯片，广泛应用于高端消费电子、5G 毫米波通信等领域。
公司已开发出多个自有知识产权的 3D Package 技术平台，包括 SmartPoser®-POP和 SmartPoser®-AiP 等，分别适用于高端消费电子和 5G 毫米波通信领域，具体如下：
（三）主营业务收入构成情况
报告期内，公司主营业务收入构成如下：
二、公司所处行业的基本情况
（一）所属行业及确定所属行业的依据
公司是集成电路先进封测企业，专注于集成电路先进封测产业的中段硅片加工和后段先进封装环节，是中国大陆少有的全面布局各类中段硅片加工工艺和后段先进封装技术的企业，向客户提供中段硅片制造和测试服务，以及多元化的全流程先进封测服务。
根据《中国上市公司协会上市公司行业统计分类指引》，公司所属行业为“计算机、通信和其他电子设备制造业（C39）”之“电子器件制造（C397）”；根据《国民经济行业分类目录》（GB/T4754-2017），公司所属行业为“计算机、通信和其他电子设备制造业（C39）”之“集成电路制造（C3973）”；根据《战略性新兴产业分类（2018）》（国家统计局令第 23 号），公司属于“1 新一代信息技术产业”之“1.2 电子核心产业”之“1.2.4 集成电路制造”；根据《战略性新兴产业重点产品和服务指导目录》（2016版），公司属于“1 新一代信息技术产业”之“1.3 电子核心产业”之“1.3.1 集成电路”；根据《上海证券交易所科创板企业发行上市申报及推荐暂行规定（2024 年 4 月修订）》，公司属于“新一代信息技术领域”中“半导体和集成电路”产业。
三、行业情况
1、集成电路先进封测概况
（1）集成电路制造概况
1）集成电路制造产业链情况
集成电路制造产业链主要包括芯片设计、晶圆制造、封装测试三个环节，具体如下：
①芯片设计：通过系统及电路设计，按照预期的产品功能、产品性能等形成电路设计版图，是集成电路制造后续环节的基础。
②晶圆制造：根据电路设计版图，通过光刻、刻蚀、离子注入、退火、扩散、化学气相沉积、物理气相沉积、化学机械抛光、晶圆检测等工艺流程，在半导体硅片上生成电路图形，产出可以实现预期功能的晶圆片。
③封装测试：包含封装和测试两个环节，其中，封装是指将集成电路与引脚相连接以达到连接电信号的目的，并使用塑料、金属、陶瓷、玻璃等材料制作外壳保护集成电路免受外部环境的损伤；测试包括进入封装前的晶圆测试（CP）和封装完成后的成品测试（FT），晶圆测试主要检验每个晶粒的电性能，成品测试主要检验产品的电性能和功能，目的是将有结构缺陷以及功能、性能不符合要求的芯片筛选出来。
2）集成电路制造产业的发展历程
集成电路兴起于 20 世纪中叶，从 1947 年发现晶体管到 20 世纪 70 年代以英特尔为代表的 IDM 企业出现，集成电路经历了初期技术的深入探索。此后，集成电路开始向更加复杂和多样化的终端应用演进，不断迭代的下游需求也推动了集成电路制造产业的持续创新和发展。同时，技术进步导致集成电路制造产线的投资愈发高昂，原先主流的IDM 模式限制了已有参与者扩大规模及新进入者参与市场的进度，因此逐步向芯片设计+晶圆代工+封装测试（Fabless+Foundry+OSAT）的专业化分工模式转变。
20 世纪 80 年代至今，集成电路行业的终端应用经历了家用电器/智能卡、个人电脑、笔记本电脑/功能手机、智能手机、高性能运算的演变过程，对芯片性能的要求不断提升。由于持续提高集成度是提升芯片性能的重要方式，为满足更高集成度芯片的制造需求，微电子行业共经历了集成电路平面工艺、铜互联、FinFET 鳍式晶体管结构三波重大技术浪潮的迭代，持续遵循摩尔定律，在前段晶圆制造环节以每 18 个月到 24 个月增加一倍的速度提高芯片集成度；但是，近十年来，前段晶圆制造工艺技术持续进步的难度显著增加，且又受到单芯片集成下加工尺寸、功耗墙、内存墙等的限制，异构集成芯片能够突破上述限制，被认为是微电子行业正在经历的第四波重大技术浪潮。在此过程中，晶圆制造技术与封装技术经历了从相对独立，到出现结合，再到深度融合的过程，芯片进步的因素也由延续摩尔定律（More Moore，即缩小晶体管尺寸）向超越摩尔定律（More than Moore，即使用集成芯片设计理念或发展新器件、新材料）转变：
（2）先进封装概况
先进封装是现代集成电路制造技术的关键环节，即采用先进的设计思路和先进的集成工艺对芯片进行封装级重构，并能够有效提高功能密度的封装方式。在业内，先进封装和传统封装主要以是否采用引线焊接来区分，传统封装通常采用引线键合的方式实现电气连接，先进封装通常采用凸块（Bump）等键合方式实现电气连接。
从封装效果来看，传统封装更加关注物理连接层面的优化，本身对芯片的功能不会产生实质变化，主要起到保护、嵌套、连接的作用；先进封装更加关注电路系统层面的优化，除常规的保护、嵌套、连接外，还可起到缩短互联长度、提高互联性能、提升功能密度、实现系统重构等作用。
完整的先进封装产业链包括中段硅片加工环节和后段先进封装环节，具体如下：
1）中段硅片加工
中段硅片加工主要包括凸块制造（Bumping）、重布线（RDL）、硅通孔（TSV）、混合键合（Hybrid bonding）、晶圆测试（CP）等基础工艺，各工艺的具体情况如下：
①凸块制造（Bumping）
凸块是一种微型金属球或柱形连接物，用于实现芯片与基板等的短距离、高密度的电气互联和信号传输。Bumping 指通过溅镀、光刻、电镀、刻蚀等工序，在晶圆表面制造凸块，相比引线焊接，Bumping 工艺可以缩短连接电路的长度、降低信号传输的延迟、减小芯片的封装体积，同时允许芯片有更高的 I/O 密度、更优良的热传导性及可靠性。Bumping 工艺是各类先进封装技术得以发展的基础，在先进封装产业中具有核心意义。
②重布线（RDL）
RDL 指通过溅镀、光刻、电镀、刻蚀等工序，在晶圆表面制造金属布线，将原本分布在芯片边沿的 I/O 接点优化和调整到更为宽松的区域，此工艺既可支持更多的 I/O接点，又可实现水平平面的电气延伸和互联。RDL 通常由金属层、介电层和垫层组成，其中，金属层用于实现电路连接，介电层用于隔离和绝缘信号线，垫层用于平衡高度差和减小封装压力。RDL 工艺主要应用于晶圆级封装等先进封装技术中。
③硅通孔（TSV）
TSV 指通过深孔刻蚀、薄膜沉积、铜填充、化学机械抛光等工序，在晶圆内部形成一系列垂直通孔，实现晶圆内部的垂直互联和信号传输。TSV 工艺解决了芯片或晶圆间电气垂直互联的难题，相比水平互联，可以减小互联长度和信号延迟，降低寄生电容和电感，实现芯片间的低功耗和高速率通信，在提高集成度、减小封装尺寸和增强性能等方面具有重要作用。TSV 工艺主要应用于 2.5D/3DIC 等先进封装技术中。
④混合键合（Hybrid bonding）
当凸块间距缩小到约 10um 时，已经达到 Bumping 工艺的极限，此后需引入 Hybrid
bonding 工艺以实现更小的间距。Hybrid bonding 通过金属键合和氧化硅键合相结合的方式实现连接，其中，金属键合用于形成电气连接，氧化硅键合用于实现微米级的对准和粘合。Hybrid bonding 工艺可以实现超细间距和超小尺寸，从而支持超高 I/O 密度的芯片，并可以提供更好的高频特性和信号传输性能，以及更高的电荷载流能力和更优良的热性能。此外，Hybrid bonding 工艺还可以解决芯片或晶圆间电气垂直互联的难题，因此，Hybrid bonding 工艺目前主要应用于 3DIC 等先进封装技术中。
⑤晶圆测试（CP）
CP 指使用自动化测试设备对整片晶圆上的每一个晶粒进行针测，通常包括电压、电流、时序和功能的验证，确认晶粒能否基本满足器件的特征或者设计规格书，以达到提早反馈良率、提升芯片研发和加工效率，控制封装成本、优化整体成本的目的。由于先进封装芯片价值量大，封装环节附加值高，因此 CP 是先进封装的必要环节，对前段晶圆制造和中段凸块制造环节的工艺优化和良率控制也具有指导作用。
2）后段先进封装
①倒装封装（FC）
FC 指将芯片倒置，以有源区面向封装基板，通过芯片有源区上的凸块直接与封装基板进行连接的先进封装技术，凸块的使用是 FC 区别于传统封装的重要特征。常见的FC 包括倒装芯片尺寸封装（FCCSP）、倒装球栅格阵列封装（FCBGA）等。
相比传统封装，FC 可以缩短连接电路的长度、降低信号传输的延迟、减小芯片的封装体积，同时允许芯片有更高的 I/O 密度、更优良的热传导性，是目前技术最成熟、应用最广泛的先进封装技术之一。
②晶圆级封装（WLP）
WLP 指直接在整片晶圆（或重构晶圆）上进行大部分或全部的封装、测试工序，再切割为芯片成品的先进封装技术，其重要特征是使用 RDL 工艺实现 I/O 接点的重新布局或水平平面的电气延伸和互联。根据 RDL 的位置，WLP 可再分为扇入型封装（FI，RDL 均在芯片内部）和扇出型封装（FO 或 FOWLP，RDL 可在芯片内部或外部）。
A. 扇入型封装（FI）
FI 即晶圆级芯片封装（WLCSP）。WLCSP 的最主要特征是可以有效缩小封装体积，使封装结构更加轻薄，此外，WLCSP 还具备性价比高、稳定性高、散热性好等优点，能够有效增加数据传输的带宽，减小传输时的电流损耗，提升数据传输的稳定性，降低杂讯干扰的几率，并提供更优良的热传导性，适用于射频芯片、电源管理芯片、存储芯片、指纹识别芯片等移动终端芯片。
B. 扇出型封装（FOWLP）
FOWLP 相比 WLCSP 可以提供更高的 I/O 密度和更高的芯片可靠性，适用于电源管理芯片、基带芯片、射频收发器、运算芯片等复杂度较高的芯片。
③芯粒多芯片集成封装
不同于应用在单芯片封装方案中的 FC 和 WLP，芯粒多芯片集成封装可以实现多颗芯片的异构集成或异质集成，是先进封装的重要技术发展方向，台积电、英特尔、三星电子等全球最领先半导体制造企业正在该技术领域积极抢攻。
根据芯片的互联介质和互联方式，芯粒多芯片集成封装主要包括多芯片组装（MCM）等基板级技术方案，以及三维芯片集成（2.5D/3DIC）、三维封装（3D Package）等晶圆级技术方案，公司的业务布局聚焦在更加前沿的晶圆级技术方案领域，具体如下：
A. 三维芯片集成（2.5D/3DIC）
2.5D 集成（2.5D）指通过转接板实现多颗芯片的高密度水平互联，并集成制造到单个芯片系统中的先进封装技术；根据转接板的类型，2.5D 可进一步分为基于硅通孔转接板（“硅转接板”）、基于扇出型重布线层（“有机转接板”）和基于嵌入式硅桥（“硅桥转接板”）三类。3D 集成（3DIC）指通过微凸块或混合键合等方式实现多颗芯片的高密度垂直互联，并集成制造到单个芯片系统中的先进封装技术；根据芯片类型是否一致，3DIC 可进一步分为 3D 同质集成和 3D 异质集成。
B. 三维封装（3D Package）
3D Package 是适用于三维多芯片异质集成的新型扇出型封装技术，其综合运用多种规格的重布线、凸块、高铜柱等水平和垂直方向的互联工艺，可以实现多层芯片的三维堆叠整合，缩短了信号传输路径，减少了信号延迟并降低了信号噪声，具备更优良的热传导性，同时大幅减小了封装结构的体积。3D Package 能够异质集成多个有源芯片和无源供电组件等，拥有高集成度、高密度、超薄等优点，主要应用于高端消费电子、5G毫米波通信等领域。
注：基于硅转接板的 2.5D 的芯片产品包括英伟达销量最高的 Hopper 系列 AI GPU 以及国内多家高算力芯片设计企业的代表性产品
3）中段硅片加工和后段先进封装的技术发展方向
随着终端应用向小型化、集成化、高性能方向发展，芯片的 I/O 密度快速提升，为适应更高 I/O 密度芯片的封装需求，更小的工艺尺寸、更高的互联密度是中段硅片加工工艺最核心的技术发展方向，具体如下：
与中段硅片加工相近，后段先进封装技术发展方向的核心也围绕 I/O 密度的提升，以实现更高的密度互联，进而带来更高的通讯带宽、更优的运行功耗等。总体来看，后段先进封装技术存在功能多样化、连接多样化、堆叠多样化等发展趋势，具体如下：
（3）集成芯片概况
1）摩尔定律逼近物理和经济极限，亟待能够持续优化芯片性能和功耗的创新技术
摩尔定律指出，集成电路上可以容纳的晶体管数目大约每经过 18 个月到 24 个月便会增加一倍，代表着晶体管尺寸的缩小和密度的提升，在过去的几十年中，集成电路的制程节点一直遵循摩尔定律发展，芯片的性能和功耗也持续得到优化。
但是，随着制程节点的推进，摩尔定律逐步逼近物理和经济极限，具体如下：
一是芯片面积受限。光刻是芯片制造的重要工序，用于将掩模版上的图形影像通过光刻机曝光转化为硅片表面的物理结构，最终形成晶体管等电路元件。由于掩模版的尺寸限定在 33mm*26mm，单个芯片的面积一般不超过 858mm2，目前 CPU、GPU、AI芯片等高算力芯片已经逼近单个芯片面积的上限，只能通过微缩晶体管的方式提高晶体管的密度，以在有限的面积上集成更多的晶体管。此外，随着芯片面积的增加，工艺制造良率的保障难度也快速提升。
二是量子效应限制。目前晶体管在多个几何维度进入 10nm 以下尺度，材料的量子效应开始显著，晶体管继续微缩将会面临材料、工艺和器件结构的限制，例如，量子隧穿效应会导致电子从源极隧穿到栅极，增大漏电流，严重影响移动电子设备的续航时长。此外，由于晶体管结构的微小尺寸，电荷的存在会对晶体管性能产生不可忽略的影响，例如，电荷积累效应会在栅极表面形成一个电荷堆积区域，导致栅极电压与晶体管源/漏极电压的关系变得复杂，使得晶体管的开关速度下降。
三是成本快速增加。随着晶体管尺寸的微缩，芯片制造的设备成本、量产成本、开发成本等均将快速增加。根据 DIGITIMES 的统计，以 5nm 制程晶圆厂为例，5 万片晶圆/月产能的投资将高达 160 亿美元，是 28nm 制程的 2.7 倍；根据 AMD 的统计，5nm制程芯片的量产成本高达 5.0 美元/mm2，远高于 28nm 制程的 1.5 美元/mm2；根据 IBS的统计，3nm 制程芯片的开发成本高达 5.81 亿美元，远高于 28nm 制程的 0.48 亿美元。
在上述情况下，近年来，先进制程在向新一代技术节点的进展落后于摩尔定律的预期，因此，亟需通过技术创新，寻求能够持续优化芯片性能和功耗的方式。
2）集成芯片能够持续优化芯片系统的性能和功耗，是超越摩尔定律的重要方式
集成芯片是芯粒级的半导体集成技术，其先将晶体管集成制造为特定功能的芯粒（Chiplet），再按照应用需求将芯粒通过半导体制造技术集成制造为芯片。芯粒指预先制造好、具有特定功能、可组合集成的晶片，其功能可包括通用处理器、存储器、图形处理器、加密引擎、网络接口等。
在摩尔定律逐步逼近极限的情况下，集成芯片能够持续优化芯片系统的性能和功耗，提供数百亿甚至上千亿个晶体管的异构集成，是超越摩尔定律的重要方式，具体如下：
此外，相比传统的 SoC 芯片设计，集成芯片还可实现如下突破：一是通过芯粒级的 IP 复用或芯粒预制组合，突破传统 SoC 芯片的设计周期制约，实现芯片产品的敏捷设计；二是通过将一个大尺寸的芯片拆分为多个小尺寸的芯粒，可以更好地控制制造过程，减少制造缺陷率，实现成本上的收益；三是不同芯粒可用不同的工艺制程完成，最优化各个芯粒的制程节点，突破单一工艺的局限。
现代集成电路产业中，先进制程与集成芯片之间也是相互支持、协同发展的关系，通过先进制程和集成芯片的结合，可以实现更高性能、更优功耗的芯片产品。
3）实现集成芯片的主要封装技术
集成芯片中，需要使用到封装技术将芯粒（Chiplet）集成制造为芯片。根据国内行业组织发布的标准，实现集成芯片的主要封装技术包括通过封装基板实现芯片之间信号互联的常规封装（大尺寸 MCM），以及通过转接板实现芯片之间高密度信号互联的先进封装（2.5D），具体如下：
虽然上述封装技术均可实现集成芯片，起到优化芯片系统性能和功耗的作用，但由于互联方式的不同，各技术类型在提升性能的效果上存在一定的差异，具体如下：芯粒之间的信号传输速度是芯片系统性能的关键，其受限于芯粒上的 I/O 数量及互联布线的尺寸和密度，互联布线的距离和线宽/线距越小，芯粒之间的信号传输质量越高，芯片系统的性能越好。因此，从提升性能的总体效果来看，大尺寸 MCM＜基于有机转接板的 2.5D＜基于硅转接板/硅桥转接板的 2.5D。
此外，3DIC 也可以实现集成芯片，且其通过芯粒之间直接的垂直互联，可以实现更高质量的信号传输，是提升性能效果更好的技术。由于中国大陆的 3DIC 目前仍处于产业化早期，国内行业组织发布的标准尚未将其列入实现集成芯片的主要封装技术。
2、集成电路先进封测行业发展情况
（1）集成电路封测行业发展情况
1）全球集成电路封测行业发展情况
集成电路产业早期从欧美地区发展，随着产业的技术进步和资源要素的全球配置，封装测试环节的产能已逐步由欧美地区转至中国台湾、中国大陆、新加坡、马来西亚等亚洲新兴市场地区，目前全球集成电路封测行业已形成了中国台湾、中国大陆、美国三足鼎立的局面。
根据 Gartner 的统计，2024 年全球前十大封测企业中，前三大企业的市场份额合计占比约为 50%。中国大陆和中国台湾的企业在集成电路封测行业占据优势地位，2024年全球前十大封测企业中，中国大陆和中国台湾分别有 4 家和 3 家企业。
从市场规模看，全球集成电路封测行业的市场规模从 2019 年的 554.6 亿美元增长至 2024 年的 1,014.7 亿美元，复合增长率为 12.8%。2023 年，受智能手机、消费电子需求疲软、客户库存调整、经济不确定性等因素的影响，全球集成电路封测市场总体处于下行周期，市场规模较 2022 年同比出现下降。2024 年，随着智能手机、消费电子需求的逐步回暖以及库存水平的逐步调整，且高性能运算需求持续旺盛，全球集成电路封测行业市场规模同比恢复增长。
未来，从供给端看，全球晶圆制造产能持续扩充，为封测行业的发展提供了重要基础；从需求端看，数字经济带来人工智能、数据中心、云计算、物联网、虚拟/增强现实等新兴应用场景，也为封测行业的发展提供了多元化动力。预计全球集成电路封测行业市场规模将在 2029 年达到 1,349.0 亿美元，2024 年至 2029 年复合增长率为 5.9%。同时，先进封装作为后摩尔时代的重要选择，是全球集成电路封测行业未来持续发展的驱动因素，预计 2024 年至 2029 年，全球先进封装市场将保持 10.6%的复合增长率，高于传统封装市场2.1%的复合增长率，2029年全球先进封装占封测市场的比重将达到50.0%。
2）中国大陆集成电路封测行业发展情况
中国大陆集成电路封测行业主要有长电科技、通富微电、华天科技三家大型封测企业，其封装形式布局完善，业务规模较高。除上述大型封测企业外，凭借在某些细分领域积累的技术，中国大陆涌现出较多专注于特定领域或特定工序的新兴封测企业，但其业务规模与大型封测企业相比仍较小。2024 年，除上述三家大型封测企业的营收规模超过 100 亿元外，中国大陆其他封测企业的营收规模均在 50 亿元以内。
从市场规模看，受益于产业政策的大力支持以及下游应用领域的需求带动，中国大陆封测市场跟随集成电路产业实现了总体发展，市场规模由 2019 年的 2,349.8 亿元增长至 2024 年的 3,319.0 亿元，复合增长率为 7.2%。但是，从业务结构看，中国大陆封测市场仍主要以传统封装为主，2024 年中国大陆先进封装占封测市场的比重只有约 15.5%。
未来，随着全球集成电路产业重心逐步转移至中国大陆，中国大陆封测行业将保持增长态势。预计中国大陆集成电路封测行业市场规模将在2029年达到4,389.8亿元，2024年至 2029 年复合增长率为 5.8%。同时，随着领先企业在先进封装领域的持续投入，以及下游应用对先进封装需求的增长，预计 2024 年至 2029 年，中国大陆先进封装市场将保持 14.4%的复合增长率，高于传统封装市场 3.8%的复合增长率，2029 年中国大陆先进封装占封测市场的比重将达到 22.9%。
（2）先进封装行业发展情况
1）全球先进封装行业发展情况
全球先进封装行业的主要参与者包括具有晶圆制造背景的企业和封测背景的企业，其在先进封装领域的布局和主要特点具体如下：
近年来，智能手机等移动终端向小型化、集成化、高性能方向更新迭代，带动单机芯片数量和芯片性能要求的提升，是全球先进封装行业发展的最重要驱动因素之一。未来，全球先进封装行业的主要增长点将由智能手机等移动终端向人工智能、数据中心、云计算、自动驾驶等高性能运算转变。
FC 可以允许芯片有更高的 I/O 密度、更优良的热传导性，符合移动终端的应用需求，在移动终端的发展及迭代过程中充分受益。全球 FC 的市场规模由 2019 年的 187.5亿美元增长至 2024 年的 269.7 亿美元，复合增长率为 7.5%，是市场规模最大的先进封装技术。未来，随着先进封装行业主要增长点的转变，全球 FC 市场规模的整体增长率将有所下降，但人工智能、数据中心、云计算、自动驾驶等高性能运算将使用到 FCBGA等封装形式支持更大尺寸、更高性能的芯片，保证了 FC 市场的持续增长。预计全球 FC的市场规模将在 2029 年达到 340.7 亿美元，2024 年至 2029 年复合增长率为 4.8%。
WLCSP 可以实现与裸芯片尺寸相近的最小封装体积，并具备一定的成本优势，FOWLP可以实现高I/O密度芯片的低成本封装，均能够较好地契合移动终端对小型化、高性能、低成本的需求。因此，WLP 的市场需求持续增长，全球市场规模由 2019 年的40.5 亿美元增长至 2024 年的 56.1 亿美元，复合增长率为 6.7%。未来，WLCSP 的成本优势会随着晶圆尺寸的增大和芯片尺寸的减小而更加明显，FOWLP 也会由于芯片性能要求的提升而被更多采用，保证了 WLP 市场的持续稳定增长。预计全球 WLP 的市场规模将在 2029 年达到 75.5 亿美元，2024 年至 2029 年复合增长率为 6.1%。
芯粒多芯片集成封装是先进封装行业主要增长点转变的最充分受益者。全球芯粒多芯片集成封装的市场规模由 2019 年的 24.9 亿美元增长至 2024 年的 81.8 亿美元，复合增长率为 26.9%，是增长最快的先进封装技术。未来，受益于人工智能、数据中心、云计算、自动驾驶等高性能运算的快速发展，以及高端消费电子的持续进步，芯粒多芯片集成封装的市场规模仍将保持高速增长的态势，预计将在 2029 年达到 258.2 亿美元，2024 年至 2029 年复合增长率为 25.8%，高于 FC、WLP 等相对成熟的先进封装技术。
2）中国大陆先进封装行业发展情况
与全球市场相比，中国大陆先进封装市场起步较晚，但是近年来呈现快速追赶的态势。从市场格局看，与全球市场相同，FC 是中国大陆市场规模最大的先进封装技术，芯粒多芯片集成封装是增长最快的先进封装技术；从变动趋势看，中国大陆先进封装市场规模的增长态势与全球市场相似，但是，一方面，中国大陆拥有全球最大且增速最快的集成电路消费市场，另一方面，在境外供应受限的情况下，中国大陆需要通过芯粒多芯片集成封装技术方案持续发展高算力芯片，因此，中国大陆先进封装市场规模的复合增长率高于全球先进封装市场的总体水平，尤其是芯粒多芯片集成封装等前沿封装技术的市场规模将呈现高速增长的态势。
（3）先进封装主要下游行业发展情况
集成电路是信息产业的基础，涉及家用电器、消费电子、移动通信、网络通信、高性能运算、工业、汽车、医疗、航空航天等各类电子设备领域，先进封装技术在上述领域也得到广泛的应用。其中，智能手机等移动终端和人工智能、数据中心、云计算、自动驾驶等高性能运算是先进封装最具代表性的下游行业，也是先进封装市场近年来增长及未来可持续发展的重要驱动因素，具体如下：
1）高性能运算
近年来，人工智能、数据中心、自动驾驶等高性能运算产业在全球范围内迎来历史性的爆发式增长机遇，并正逐步成为先进封装行业的关键增长点和盈利点。
一方面，数字经济的快速发展已成为全球经济增长的重要推动力，并将在全球经济进一步复苏中发挥重要作用；同时，数字化变革和智能化转型也是当代企业增效发展的必由之路。随着数字技术的不断发展，数据量呈现快速增长的态势，强有力的算力支撑是实现数字技术突破和数字经济发展的关键因素。
另一方面，以 ChatGPT 和 DeepSeek 为代表的生成式大模型将人工智能技术由 B 端推向 C 端，在带来了算力普惠的同时，大模型参数的指数级增加也促进了算力需求的爆发式增长，根据英伟达的统计，在大模型出现之前，算力需求每两年增长约 8 倍，在大模型出现之后，这一增速大幅提升至每两年约 275 倍；根据 OpenAI 的预计，GPT-5所需的计算资源将较 GPT-3 高出 200 至 400 倍。
此外，在汽车智能化的重要发展趋势下，随着更高级别的高阶自动驾驶技术和Robotaxi 模式逐步实现商业化，将重塑人类的出行方式，为移动出行产业带来变革。自动驾驶技术的进步和扩展需要处理大量增加的数据，也将带来爆发式的算力需求。
从算力规模看，全球算力规模从 2019 年的 309.0EFlops 增长至 2024 年的2,207.0EFlops，复合增长率为 48.2%，预计全球算力规模将在 2029 年达到 14,130.0EFlops，2024 年至 2029 年复合增长率为 45.0%。以英伟达为例，其来自数据中心的营业收入由2020 财年的 30 亿美元快速增长至 2025 财年的 1,152 亿美元，复合增长率高达 108%。
我国高度重视算力资源的投资和算力基础设施的建设。根据浪潮信息、清华大学全球产业研究院等发布的全球计算力指数评估报告，中国算力指数长期位居全球第二，仅次于美国，尤其在计算能力和基础设施方面具备显著优势。从算力规模看，中国大陆算力规模从 2019 年的 90.0 EFlops 增长至 2024 年的 725.3EFlops，复合增长率为 51.8%。
随着我国一体化大数据中心体系完成总体布局设计，“东数西算”工程全面启动，从宏观层面优化算力基础设施布局，引导算力资源规模化、集约化和绿色化发展，预计中国大陆算力产业将步入到高质量发展的新阶段，算力规模将在 2029 年达到5,457.4EFlops，2024 年至 2029 年复合增长率为 49.7%。
算力通常分为通用算力（基础算力）、智能算力和超算算力。其中，通用算力（基础算力）主要由基于 CPU 的服务器提供，用于支持云计算和边缘计算等基础通用计算；智能算力由基于 GPU、AI 芯片、FPGA 等的加速计算平台提供，主要用于人工智能的训练和推理计算；超算算力由超级计算机等高性能计算集群提供，其通常搭载高端 GPU和 AI 芯片等芯片，主要用于尖端科学领域的计算。
过去，CPU、GPU、AI 芯片、FPGA 等高算力芯片的性能提升主要依靠晶圆制造技术的进步，但是，随着摩尔定律逼近极限，通过制程推进持续提升芯片性能的难度快速增加。芯粒多芯片集成封装技术能够突破单芯片集成下加工尺寸、功耗墙、内存墙等的限制，可以持续提升芯片系统的性能，是后摩尔时代持续发展高算力芯片的有效方式，已经成为高算力芯片必需的封装技术，是构建支撑算力基础设施的高算力芯片完整供应链的关键环节。比如，英伟达最主要的 Hopper 和 Blackwell 系列 AI GPU，以及博通公司最主要的 AI 芯片均使用 2.5D/3DIC 的技术方案。
从价值量上看，芯粒多芯片集成封装及配套的测试环节也已进入高算力芯片制造产业的价值链高端，一定程度上重构了集成电路制造产业链的价值分布。根据 MorganStanley 发布的报告3，目前最主流的高算力芯片的成本结构中，CoWoS 及配套测试环节的合计价值量已经接近先进制程芯片制造环节，具体如下：
对于中国大陆，近年来境外出口管制日益聚焦于人工智能等高性能运算产业，且管制的深度和广度均逐步提升，现阶段已经形成对我国人工智能等高性能运算产业“断供”“断链”的严峻局面，具体如下：
目前，业界已经认识到我国实现人工智能等高性能运算产业链的自主可控具有紧迫性，国内多家高算力芯片设计企业快速成长。由于摩尔定律逼近极限，我国晶圆制造环节的技术进步也面临上游产业的限制，因此，国内高算力芯片设计企业正在逐步探索使用芯粒多芯片集成封装技术方案提升自身产品的性能，并均已推出相关的高算力芯片产品。此外，为保障供应链的安全和稳定，我国高算力芯片设计企业也会更多地倾向于使用本土供应商的制造产能。
2）智能手机
近年来，随着智能手机功能的丰富、性能的提升，以及通信制式的迭代，单台智能手机需要搭载更多数量和更多种类的芯片，各类芯片使用的主要封装技术也出现更新和发展，是先进封装行业的重要增长点。以智能手机必需的应用处理器、电源管理芯片、射频芯片和存储芯片为例，具体如下：
从出货量看，虽然受公共卫生事件、政治经济不确定性和消费者需求下降等因素影响，2019 年至 2023 年全球智能手机出货量总体呈现下降趋势，但是，对于单价大于 600美元的高端智能手机，其出货量总体呈现稳定增长的态势。高端智能手机的功能更丰富、性能更优异、通信制式更全面，需要搭载更多使用到先进封装技术的芯片。
此后，随着厂商库存的正常化，以及折叠屏手机、AI 手机的加速渗透，全球智能手机出货量自 2024 年开始复苏并预计将保持增长态势。对于高端智能手机，预计其出货量将保持稳定增长。
与全球市场相同，2019 年至 2023 年中国大陆智能手机出货量总体呈现下降趋势，此后，中国大陆智能手机出货量自 2024 年开始复苏并预计将保持增长态势。中国大陆高端智能手机出货量除 2022 年出现下降外，其余年度均总体呈现稳定增长的趋势。
特别地，支持各种人工智能大模型的 AI 手机和 AI PC 实现了高性能运算与移动终端两大先进封装重要下游行业的融合，渗透率有望实现快速提升，根据台积电的预计，全球 AI 手机和 AI PC 的渗透率将于 2027 年均超过 50%，具体如下：
3、集成电路先进封测行业发展趋势
（1）我国集成电路产业链持续推进国产替代
近年来，中国大陆集成电路市场快速发展，并于 2021 年首次突破万亿元，但是我国集成电路产业的自给率仍较低，2024 年集成电路进口金额达 2.74 万亿元，连续十年成为进口金额最大的商品，国产替代的空间巨大。
目前，经济全球化遭遇波折，多边主义受到冲击，特别是中美科技竞争及贸易摩擦给一些企业的生产经营、市场预期带来不利影响，比如，自 2019 年 5 月起，美国商务部持续将若干中国企业列入“实体清单”，限制其采购来自美国或使用美国技术的产品。
业界已经认识到我国尽快实现集成电路产业自主可控具有重要性和紧迫性，极大加快了包括先进封测在内的集成电路产业的国产化进程。
（2）全面数字经济时代，芯粒多芯片集成封装将成为封测产业关键增长点
目前，全球已步入以算力为核心生产力的全面数字经济时代，数字经济正在成为重组全球要素资源、重塑全球经济结构、改变全球竞争格局的关键力量。对于我国，数字经济也已成为国民经济的“稳定器”“加速器”，得到中共中央、国务院以及各级政府部门的高度重视和政策支持。数字经济的快速发展，一方面将带动高算力芯片需求的快速增长，另一方面对高算力芯片的性能也提出更高要求
由于摩尔定律逐步逼近极限，通过芯粒多芯片集成封装技术持续提升高算力芯片的性能已经成为行业共识，比如，英伟达最主要的 Hopper 和 Blackwell 系列 AI GPU，以及博通公司最主要的 AI 芯片均使用了 2.5D/3DIC 的技术方案。近年来，在台积电、英伟达、AMD、博通公司、苹果公司等全球领先企业的综合协作和引领下，芯粒多芯片集成封装技术的认可度得到显著提升，有望成为集成电路封测产业的关键增长点。
对于中国大陆，由于我国晶圆制造环节的技术进步面临上游产业的限制，芯粒多芯片集成封装技术更是成为我国目前利用自主集成电路工艺发展高算力芯片最切实可行的制造方案，充分受益于数字经济建设带来的快速增长机遇，国内多家高算力芯片设计企业也均发布有使用相关技术方案的产品。
（3）后摩尔时代，先进封装将成为行业主流
随着终端应用对芯片性能、功耗、体积等要求的提高，摩尔定律正逼近物理和经济极限。后摩尔时代，单纯依靠制程节点的推进无法有效优化芯片的性能和功耗，还面临着来自成本和良率等方面的较高挑战，因此，需要通过先进封装技术在封装环节提高集成度，实现性能和功耗的突破，先进封装将成为集成电路封测行业的主流。根据灼识咨询的预计，全球先进封装占封测市场的比重将由2024年的40.2%增长至2029年的50.0%，中国大陆先进封装占封测市场的比重将由 2024 年的 15.5%增长至 2029 年的 22.9%。
（4）应用市场结构转型，先进封装价值量将持续提升
先进封装的价值量显著高于传统封装，可达到传统封装的 10 倍以上，部分类别产品的价格甚至能达到传统封装的百倍以上。未来，集成电路行业的应用市场将出现结构性转型，主要增长点将由智能手机等移动终端向人工智能、数据中心、云计算、自动驾驶等高性能运算转变，由于此类应用对核心芯片的性能要求较高，需要使用到更先进的封装技术，更先进的封装技术价值量显著更高，进而将带动先进封装行业价值量的提升。根据 Morgan Stanley 发布的报告4，目前最主流的高算力芯片的成本结构中，CoWoS 及配套测试环节的合计价值量已经接近先进制程芯片制造环节，进入高算力芯片制造产业的价值链高端，一定程度上重构了集成电路制造产业链的价值分布。
（5）产业链跨环节沟通和一站式服务的能力日益重要
在摩尔定律逐步逼近极限的情况下，随着芯片集成度、复杂度等的提升，芯粒多芯片集成封装技术因其可以超越摩尔定律，已经成为人工智能、数据中心、云计算、自动驾驶、高端消费电子等前沿领域必需的封装技术。
对于芯粒多芯片集成封装，在芯片前期规划和设计时就需要将晶圆制造和封装测试的技术相互联系，确保芯片的性能和良率处于较高水平。因此，封测企业与产业链上游的芯片设计企业、晶圆制造企业的合作将更加紧密。同时，跨产业链环节的沟通能力和一站式的服务能力可以减少不必要的衔接环节，也将有利于复杂工艺环节整体质量的保障，具有晶圆制造背景的封测企业能够更好地参与并切实理解客户的技术要求，形成一定的竞争优势。
四、竞争对手
（一）竞争格局及行业地位
公司是全球范围内营收规模较大且增长较快的集成电路先进封测企业。根据Gartner 的统计，2024 年度，公司是全球第十大、境内第四大封测企业，且公司 2022年度至 2024 年度营业收入的复合增长率在全球前十大企业中位居第一，具体如下：
在主营业务领域中，公司已大规模向客户提供的各类服务均在中国大陆处于领先地位，具体如下：
（二）行业内主要企业
全球集成电路先进封测产业的参与者主要包括晶圆制造企业和封装测试企业。其中，晶圆制造企业主要提供晶圆级的中段硅片加工和先进封测服务，在更加前沿的芯粒多芯片集成封装领域，市场参与者也以全球领先晶圆制造企业为主；封装测试企业包括涵盖多种技术类型和芯片种类的综合型封测企业，以及专注于细分领域的专业型封测企业。
出于业务规模和业务结构可比性的考虑，公司选取日月光、安靠科技、长电科技、通富微电、华天科技、甬矽电子等综合型封测企业作为同行业可比公司；此外，公司还选取在 Bumping业务存在重合的颀中科技，在 CP 业务存在重合的京元电子、伟测科技，在 WLCSP 业务存在重合的晶方科技等专业型封测企业，以及在芯粒多芯片集成封装业务存在重合的晶圆制造企业台积电、英特尔、三星电子作为同行业可比公司。
1、综合型封测企业
（1）日月光（3711.TW、ASX.N）
日月光成立于 1984 年，总部位于中国台湾，是中国台湾证券交易所和纽约证券交易所上市公司。日月光同时提供传统封测和先进封测服务，包括晶圆前段测试及晶圆针测至后段封装、材料及成品测试等一站式服务。
（2）安靠科技（AMKR.O）
安靠科技成立于 1968 年，总部位于美国，是纳斯达克证券交易所上市公司。安靠科技同时提供传统封测和先进封测服务，包括凸块制造、晶圆测试、晶圆研磨、封装、成品测试等一站式服务。
（3）长电科技（600584.SH）
长电科技成立于 1998 年，总部位于江苏省无锡市，是上海证券交易所上市公司。
长电科技同时提供传统封测和先进封测服务，包括系统集成、设计仿真、技术开发、产品认证、晶圆中测、晶圆级中道封装测试、系统级封装测试、成品测试等一站式服务。
（4）通富微电（002156.SZ）
通富微电成立于 1994 年，总部位于江苏省南通市，是深圳证券交易所上市公司。通富微电同时提供传统封测和先进封测服务，包括设计仿真到封装测试的一站式服务。
（5）华天科技（002185.SZ）
华天科技成立于 2003 年，总部位于甘肃省天水市，是深圳证券交易所上市公司。华天科技同时提供传统封测和先进封测服务，包括封装设计、封装仿真、引线框封装、基板封装、晶圆级封装、晶圆测试及功能测试、物流配送等一站式服务。
（6）甬矽电子（688362.SH）
甬矽电子成立于 2017 年，总部位于浙江省宁波市，是上海证券交易所上市公司。甬矽电子主要从事集成电路的封装和测试业务，主要提供高密度细间距凸点倒装产品（FC 类产品）、系统级封装产品（SiP）、晶圆级封装产品（Bumping 及 WLP）、扁平无引脚封装产品（QFN/DFN）、微机电系统传感器（MEMS）等。甬矽电子已经掌握系统级封装电磁屏蔽（EMI Shielding）技术、芯片表面金属凸点（Bumping）技术、Fan-in 技术、Fan-out、2.5D，并积极开发晶圆级封装技术、高密度系统级封装技术、大尺寸 FC-BGA 封装技术等。
2、专业型封测企业
（1）颀中科技（688352.SH）
颀中科技成立于 2018 年，总部位于安徽省合肥市，是上海证券交易所上市公司。颀中科技可为客户提供全方位的集成电路封测综合服务，覆盖显示驱动芯片、电源管理芯片、射频前端芯片等多类产品。显示驱动芯片方面，颀中科技参与金凸块制造（GoldBumping）、晶圆测试（CP）、玻璃覆晶封装（COG）、柔性屏幕覆晶封装（COP）、薄膜覆晶封装（COF）等主要工艺环节；电源管理芯片、射频前端芯片等非显示驱动芯片方面，颀中科技开发出铜镍金凸块、铜柱凸块、锡凸块等各类凸块制造技术以及后段DPS、载板覆晶封装等技术，可实现全流程晶圆级芯片封装（WLCSP）的规模化量产。
（2）京元电子（2449.TW）
京元电子成立于 1987 年，总部位于中国台湾，是中国台湾证券交易所上市公司。京元电子主营业务为半导体产品的封装测试业务，测试服务项目包括晶圆针测、成品测试、预烧测试、封装及其他项目，京元电子是全球最大的集成电路专业测试企业。
（3）伟测科技（688372.SH）
伟测科技成立于 2016 年，总部位于上海市，是上海证券交易所上市公司。伟测科技主营业务包括晶圆测试、芯片成品测试以及与集成电路测试相关的配套服务。伟测科技测试的晶圆和成品芯片在类型上涵盖 CPU、GPU、MCU、FPGA、SoC 芯片、AI 芯片、射频芯片、存储芯片、传感器芯片、功率芯片等芯片种类。
（4）晶方科技（603005.SH）
晶方科技成立于 2005 年，总部位于江苏省苏州市，是上海证券交易所上市公司。晶方科技主要专注于传感器领域的封装测试业务，同时具备 8 英寸、12 英寸晶圆级芯片封装（WLCSP）的规模量产产线，涵盖晶圆级到芯片级的一站式综合封装服务能力，封装产品主要包括影像传感器芯片、生物身份识别芯片、MEMS 芯片、射频芯片等。
3、晶圆制造企业
（1）台积电（2330.TW、TSM.N）
台积电是全球最大的专业晶圆制造代工服务企业，成立于 1987 年，总部位于中国台湾，是中国台湾证券交易所和纽约证券交易所上市公司。台积电推出 3D 堆叠和先进封装技术平台 3DFabricTM，包括 SoIC-CoW（Chip on wafer）、SoIC-WoW（Wafer on wafer）等前段芯片 3D 堆叠技术，以及 CoWoS、InFO 等后段先进封装技术。
（2）英特尔（INTC.O）
英特尔成立于 1968 年，总部位于美国，是纳斯达克证券交易所上市公司。英特尔是全球领先的半导体设计制造企业，产品涵盖处理器、主板、网络接口控制器、闪存、图形处理器和嵌入式处理器等，此外，英特尔还提供晶圆制造和先进封装的代工服务。英特尔推出 EMIB、Foveros、Co-EMIB 等芯粒多芯片集成封装技术平台。
（3）三星电子（A005930.KS）
三星电子成立于 1969 年，总部位于韩国，是韩国证券交易所上市公司。三星电子业务涵盖消费电子、信息技术、移动通信、半导体业务等，其中，半导体业务包括存储器、处理器、图像传感器、显示芯片等，以及晶圆制造和先进封装的代工服务。三星电子推出 I-Cube S、I-Cube E、H-Cube、X-Cube 3D IC 等芯粒多芯片集成封装技术平台。
五、发行人报告期的主要财务数据及财务指标
2025年度
2024年度
营业总收入(元)
65.21亿
47.05亿
净利润(元)
9.23亿
2.14亿
扣非净利润(元)
8.59亿
1.87亿
发行股数 不超过量17,858.98万股，超额配售选择权:
发行后总股本不超过过于178,589.77 万股。
行业市盈率:62.61倍(2026.4.5数据)
同行业可比公司静态市盈率估值(不扣非):53.88(长电科技)、53.46(通富微电)、52.22(华天科技)、185.43(甬矽电子)、57.36(颀中科技)、82.92(伟测科技)、47.04(晶方科技)除极值52.79
同行业可比公司静态市盈率估值(不扣非):42.57(长电科技)、90.53(通富微电)、52.22(华天科技)、235.30(甬矽电子)、45.05(颀中科技)、174.53(伟测科技)、47.04(晶方科技)除极值46.72
公司EPS静态不扣非:0.12
公司EPS静态扣非:0.10
公司EPS动态不扣非:0.52
公司EPS动态不扣非:0.48
公司EPSTTM不扣非:-
公司EPSTTM扣非:-
拟募集资金48.00亿元,募集资金需要发行价:26.88元,实际募集资金:35.15亿元。
募集资金用途:1三维多芯片集成封装项目 2超高密度互联三维多芯片集成封装项目
4月发行新股数量4支。3月发行新股数量8支。今年总共发行32支。
电子 -- 半导体 -- 集成电路封测
所属地域：
--主营业务：先进的12英寸中段硅片加工，并进一步提供晶圆级封装（WLP）和芯粒多芯片集成封装等全流程的先进封测服务。产品名称：凸块制造（Bumping）、晶圆测试（CP）、晶圆级芯片封装（WLCSP）、晶圆级扇出型封装（FO）、三维芯片集成（2.5D/3DIC）、三维封装（3DPackage）控股股东：无控股股东实际控制人：无实际控制人是否有战略配售:本次发行最终战略配售数量为 6,938.7770 万股，占发行总数量的 27.16%。
股是否有保荐公司跟投:
(科创板)
行业市盈率预估发行价:6.26元，可比公司预估市研率发行价静态:5.28元，可比公司预估市研率发行价动态:4.67元。
实际发行价:19.68元发行流通市值:35.15亿,发行总市值:351.46亿
价格区间:24.29元,最高:33.56元,最低:22.14元.是否有炒作价值:
动态行业市盈率预估发行价:32.56元。
上市首日市盈率:37.85(动)、(TTM)倍.行业市盈率是否高估: 否 可比公司市盈率是否高估:否
公司EPS动态不扣非:0.52公司EPSTTM不扣非:-
预计一季报业绩：净利润1.350亿元至1.500亿元，增长幅度为6.93%至18.81%EPS0.34PE
是否建议申购:估值没有问题，可以申购。
行业:集成电路先进封测行业。
关键字:盛合晶微是全球领先的集成电路晶圆级先进封测企业，起步于先进的 12 英寸中段硅片加工，并进一步提供晶圆级封装（WLP）和芯粒多芯片集成封装等全流程的先进封测服务，致力于支持各类高性能芯片，尤其是图形处理器（GPU）、中央处理器（CPU）、人工智能芯片等，通过超越摩尔定律（More than Moore）的异构集成方式，实现高算力、高带宽、低功
1、中段硅片加工（1）凸块制造（Bumping）→铜柱凸块、铜柱微凸块、铜镍金微凸块、锡银凸块、植球凸块。
（2）晶圆测试（CP）
2、晶圆级封装（WLP）
（1）晶圆级芯片封装（WLCSP）
（2）晶圆级扇出型封装（FO 或 FOWLP）
3、芯粒多芯片集成封装
（1）三维芯片集成（2.5D/3DIC）
1）2.5D 集成（2.5D）2）3D 集成（3DIC）
（2）三维封装（3D Package）
综合型封测企业领域竞争对手:1、综合型封测企业（1）日月光（3711.TW、ASX.N）（2）安靠科技（AMKR.O）（3）长电科技（600584.SH）（4）通富微电（002156.SZ）（5）华天科技（002185.SZ）（6）甬矽电子（688362
发行公告可比公司:盛合晶微、长电科技、通富微电、华天科技、甬矽电子、颀中科技、伟测科技、晶方科技。
发行价:19.68元，溢价率23.43%，TTM%，实际开盘%、
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。