先进封装:从备胎到主角,EMIB的90%良率意味着什么

2026-06-22 09:02:0210

EMIB(嵌入式多芯片互连桥)系英特尔自研2.5D先进封装技术,以微型硅桥(10-100mm²)嵌入有机基板替代台积电CoWoS整片硅中介层,实现芯粒间局部高速互连。对比CoWoS,EMIB硅用量仅其1/3-1/5,单颗成本低30%-50%(300-600美元 vs 800-1000美元);EMIB-M已支撑6倍光罩尺寸,预计2026-2027年达8-12倍(CoWoS-L:3.5倍);热膨胀失配风险低,翘曲问题少,良率已突破90%。

市场端,2026年全球先进封装市场规模预计581-587亿美元(YoY+97%),2.5D/3D板块CAGR约19%,产能缺口持续至2027年。客户导入端,EMIB良率突破驱动Google TPU v8e(2027H2)、NVIDIA Feynman、联发科旗舰SoC(2027Q4量产)、SK海力士HBM相继评估或导入,苹果M系列同步评估。

研判:EMIB正从CoWoS替代选项跃迁为AI大芯片时代的封装第二极,其"硅桥+玻璃基板"双线演进制约CoWoS溢价空间。国产供应链在三环节现布局:硅桥方案(甬矽电子长电科技、盛合晶微)、设备(盛美上海电镀全球第三)、EDA(华大九天国内唯一3DIC全流程)。


一、EMIB技术架构与演进

1.1 原理定义

EMIB核心逻辑:有机基板内埋入微型硅桥(边长<5mm),仅在高密度互连所需的芯片边缘下方局部存在。芯片经微凸块接入硅桥高密度布线,其余通信沿用基板常规走线。此"按需嵌入"架构摆脱了全局硅中介层对面积和成本的刚性约束。

1.2 与CoWoS的维度对比
对比维度
EMIB(英特尔)
CoWoS(台积电)
架构
嵌入式硅桥,局部互连
硅中介层,全区域互连
硅面积
10-100mm²
~2500mm²
线宽/间距
~0.4μm(桥区)
~0.4μm(全区域均匀)
TSV
EMIB-T引入局部TSV
大面积全局TSV
单颗成本
300-600美元
800-1000美元
光罩尺寸
6倍(路线图8-12倍)
CoWoS-S 3.3倍 / CoWoS-L 3.5倍
良率
>90%(目标98%)
量产目标98%
CTE失配风险
较高
翘曲
较少
风险相对高
1.3 代际演进

EMIB(一代):基础硅桥,面向CPU+GPU/HBM一般异构集成。

EMIB-M(Matrix):多桥阵列。当前6倍光罩,2026-2027年目标8-12倍,瞄准超大规模多芯粒AI芯片。

EMIB-T(Through-Silicon-Via):硅桥引入TSV实现垂直供电。电源与信号从封装底面直达芯片,抑制DC/AC噪声串扰,契合AI加速器与数据中心芯片对带宽和功耗的严苛要求。后段良率已爬至90%以上。

EMIB+玻璃基板:2026年初首发,78×77mm巨型封装(2倍标准光罩),"10-2-10"堆叠(800μm厚玻璃芯+上下各10层RDL=20层电路),定位HPC与AI服务器。

1.4 优势拆解

成本端:局部用硅降至CoWoS的1/3-1/5,无须整片中介层。单颗300-600美元,较CoWoS的800-1000美元优势明确。

尺寸端:免除与封装等大的中介层,光罩扩展天然占优。6倍→12倍路线图远超CoWoS-L的3.5倍上限。

良率与可靠性:硅-基板接触面小,CTE失配问题可控,翘曲风险低。EMIB-T验证良率>90%,正冲击98%量产基准。

设计端:按需嵌入,非均匀互连场景下灵活度远高于"全中介层"方案,适配芯粒种类多的AI大芯片。

二、市场格局与景气度2.1 规模与增速
年份
全球先进封装(亿美元)
数据源
备注
2024
≈460
Yole
基准年
2025
≈531
中商产业研究院
先进封装销售额首超传统封装
2026E
581-587
群智咨询/中商
2.5D/3D口径 YoY+97%
2030E
≈800
Yole/中商
整体CAGR 9.4%

2.5D/3D板块增速领跑:2024-2030年CAGR约19%,2030年规模近350亿美元。

产能端吃紧:2025年全球先进封装需求约146K片/月(12英寸等效),供需比-23%,订单排期超一年。

中国大陆:2025年先进封装852亿元,渗透率41%;2026年有望破千亿;2.5D/3D产能CAGR+29%。

2.2 驱动因子

AI算力:大模型训练/推理拉动高带宽大算力芯片,Chiplet+2.5D/3D封装成为算力扩张刚性通道。

制程瓶颈:3nm以下推进成本陡峭,Chiplet组合成熟制程芯粒成为"后摩尔"核心策略。

HBM层数攀升:8层→12层→20层+,对互连密度和信号完整性要求指数级上升。

ASIC定制潮:CSP加速自研(Google TPU、Amazon Trainium),驱动灵活、低成本、大尺寸方案需求。

三、竞争格局3.1 三足鼎立

台积电CoWoS:凭借英伟达H100/B200/GB200绑定,主导2.5D封装。CoWoS-S/R/L三线并行,产能持续扩产。然产能长期紧缺、交期长、溢价高,为EMIB创造替代窗口。

英特尔EMIB:从备选方案崛起。成本(低30-50%)+尺寸(6-12倍 vs 3.3-3.5倍)+良率成熟度(>90%)三重优势驱动。Google/NVIDIA/Apple/Meta/联发科/SK海力士已进入评估或导入通道。

三星I-Cube:硅中介层方案,生态与市占弱于前两者,主要服务自家Exynos。

3.2 EMIB客户导入一览
客户
产品/项目
节点
状态
Google
TPU v8e(Humufish)
2027H2
验证中,良率90%达标
联发科
下一代旗舰SoC
2027Q4
已宣布独家采用EMIB-T
NVIDIA
Feynman GPU
规划中
评估导入
Apple
M系列/AI芯片
评估中
18A-P+EMIB组合评估
Meta
MTIA/CPU
2028
积极评估
SK海力士
HBM 2.5D封装
测试中
推进封装多元化
亚马逊
自研芯片
洽谈
磋商中
特斯拉/xAI
定制芯片
在建
得州工厂含EMIB产线
3.3 场景分化

CoWoS主攻全局超高密度全互连场景(多GPU+HBM集群)。EMIB主攻芯粒数适中、互连非均匀场景(ASIC单算力芯+较少HBM,CPU+FPGA)。二者非简单替代——CoWoS在高密度全互连的优势短期难以撼动,但ASIC和自研芯片赛道,EMIB的成本和尺寸优势正加速渗透。

四、国产供应链4.1 硅桥方案(封测)
企业
布局与进展
甬矽电子
硅转接板与硅桥方案2.5D产品已客户送样,验证推进中。FH-BSAP积木式平台聚焦HPC/AI,2025H1营收同比+23.37%
长电科技
XDFOI平台覆盖RDL转接板、硅转接板、硅桥三种2.5D路径,均已量产,全球封测龙头
盛合晶微
嵌入式硅桥等全流程2.5D技术体系已建,量产能力就绪
沃格光电
子公司通格微与北极雄芯战略合作,开发算力芯片+EMIB硅桥嵌入的玻璃基封装方案,TGV技术储备。玻璃基封装业务处送样阶段,收入占比极低
4.2 封装设备
企业
布局与进展
盛美上海
全线设备适用2.5D封装。2025年电镀全球市占率8.2%第三。面板级电镀/清洗/边缘刻蚀进入客户验证。2026E营收中值85亿元(+25%),已获全球多家头部订单
大族数控
先进封装基板激光成套方案覆盖EMIB基板加工
4.3 EDA
企业
布局与进展
华大九天
Storm平台升级为先进封装设计平台,支持硅桥+RDL异构整合,实现多芯片大规模互联布线。国内唯一3DIC全流程EDA商。Argus 3DIC验证平台支持2.5D/3D异构集成。产品已导入国内芯片龙头企业
4.4 国产化评估

封测环节长电科技、盛合晶微已实现全流程量产能力。EDA环节华大九天实现3DIC全流程国产替代并导入大客户。设备环节盛美上海电镀跻身全球前三。

待突破领域:硅桥晶圆前道制造仍依赖英特尔产能;玻璃基板处送样验证阶段;涂胶显影/高端检测设备国产化推进中;硅电容等封装材料自给率偏低。

五、技术趋势5.1 玻璃基板:基板材料变革

玻璃基板凭更低介电常数、更优平整度与热稳定性,成为下一代封装基板竞争焦点。英特尔已投10亿美元+建玻璃基板研发线与供应链,2026年初首发EMIB玻璃基板方案。三星电机加速中试线建设,目标2026年量产。全球IC封装基板规模预计2026年突破210亿美元,玻璃基渗透将是主要增量。

5.2 UCIe与生态开放

UCIe标准推动Chiplet从封闭走向开放。联发科独家导入EMIB-T标志非英特尔设计芯片首次规模化采用EMIB封装。EMIB有望从英特尔专属方案向开放生态扩展。

5.3 面板级封装

盛美上海等设备厂布局面板级先进封装(电镀/清洗/刻蚀进入验证),面板级封装单位成本较晶圆级进一步下探,预计2026-2027年逐步导入量产。

5.4 路线图关键节点
时间
事件
2026
市场突破580亿美元;EMIB-M 6倍光罩;EMIB-T良率冲刺98%
2027
EMIB-M→8-12倍;Google TPU v8e量产;联发科EMIB-T量产;国产2.5D/3D产能跃升
2028
Meta CPU导入EMIB;玻璃基板小批导入;国产玻璃基封装量产突破可期
2030
市场逼近800亿美元,2.5D/3D近350亿美元;EMIB与CoWoS双雄格局
六、风险提示
路线竞争存变数:台积电CoWoS-L若在尺寸扩展上加速突破,可能侵蚀EMIB核心优势。
良率仍有爬坡空间:EMIB当前90%良率距FCBGA行业基准98%尚存缺口,达标时点不确定。
客户导入或延后:Google、NVIDIA、Meta等当前多处于评估/验证期,量产节奏存延误风险。
地缘扰动:设备/EAD出口管制可能拖慢国内先进封装产能建设。
扩产过剩隐忧:多厂同步大幅扩产2.5D/3D,若下游AI需求增速放缓,存阶段性过剩风险。

七、图表






本报告基于公开信息整理,仅供参考,不构成投资建议。投资者应独立判断,自行承担投资风险。报告中的数据、观点可能存在滞后性,请以最新官方信息为准。

作者声明: 本文转载自第三方,旨在提供资讯参考,并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日,作者与文中提及的标的不存在持仓关系。

合规声明:本站发布的所有文章及观点均系个人研究共享,投资心得交流,不代表本站立场,且不构成任何形式的投资建议。投资者据此操作,风险自担,请务必保持独立审慎的决策态度。