$概伦电子(SH688206)$华大九天 = 国产唯一
“全流程 EDA”（模拟 / 射频 / 先进封装强，数字在追赶）；概伦电子 = 全球第一梯队
“建模 + 高精度仿真”（3nm/4nm 认证，存储 / 射频极强，但不是全流程）；两者都能给华为用，但定位完全不同：华大九天负责全流程主干，概伦电子负责先进工艺 / 仿真卡点；离
“完全替代国际三巨头”
仍有明显差距，但已能支撑华为 14–7nm 及韬定律相关的 3D 堆叠 / 逻辑折叠开发。华为发表“韬（τ）定律”，半导体技术实现新突破
华为正式发表半导体领域新定律
晶体管密度与系统性能通过逻辑折叠技术实现新突破
2026国际电路与系统研讨会25日在上海举行，华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。这是中国在全球半导体领域首次提出指导产业发展的新原则。基于该定律，华为过去六年已成功设计并量产了381款芯片。今年秋季，华为将发布新的麒麟手机芯片，完整采用逻辑折叠技术，大幅提升相关性能。
华为公司董事、半导体业务部总裁何庭波在题为《半导体新路径探索与实践》的主旨演讲中，正式发表“韬（τ）定律”。摄影：林渊
“韬定律”提出以“时间缩微”替代“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等创新技术，持续压缩信号传播时延，不断提升晶体管密度，实现半导体与电子系统的持续演进。
近年来，摩尔定律面临物理极限和经济效益双重挑战。随着晶体管“几何缩微”放缓，成本红利逐渐消退，如何跨越传统工艺路径的局限，探索出一条全新的可持续演进路线，以满足当下呈指数级攀升的计算性能需求，已成为全球半导体行业亟待攻克的共同难题。
“韬定律”构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系。预计到2031年，基于该定律的高端芯片晶体管密度将达到1.4纳米制程的同等水平。
针对半导体行业未来的发展，何庭波表示：“未来一定属于开放合作。在‘韬定律’的路径下，我们期待与全球科学家、工程师和产业伙伴紧密合作，共同推动半导体与电子产业持续发展。”
但分工不同、阶段不同。
1）华大九天：华为“韬定律”
全流程核心伙伴
合作深度：华为哈勃投资，深度参与海思 14–7nm 及逻辑折叠 / 3D 堆叠开发。
适用场景：
✅
模拟 / 射频 / 电源管理芯片（PMIC）：全流程替代可用。✅
先进封装 / 3DIC（Chiplet / 逻辑折叠）：国内唯一能提供 2.5D/3D 堆叠、热 - 电 - 力协同设计的 EDA 平台，直接匹配韬定律核心需求。✅
数字 SOC（14nm 及以上）：可用，但高端布局布线 / 时序签核仍需部分依赖国际工具旧版。
瓶颈：7nm 以下高端数字全流程尚未完全成熟，AI 驱动设计能力弱于新思 DSO.ai。
2）概伦电子：华为先进工艺 / 仿真“刚需工具”
合作深度：华为哈勃投资，海思先进工艺建模 + 高速接口 IP 核心供应商。
适用场景：
✅
3/4nm 器件建模（BSIMPro+）：全球黄金标准，华为 7nm 以下 GAAFET/FinFET 必需。✅
高精度电路仿真（NanoSpice）：AI 芯片 / 高速接口 / 存储验证，速度比传统工具快 20 倍。✅
DTCO（设计 - 制造协同）：缩短先进工艺周期、提升良率，逻辑折叠良率优化关键。
瓶颈：不能独立完成全流程，必须搭配华大九天或国际工具使用。
3）华为实际在用组合（2026 年现状）成熟制程（≥14nm）：华大九天全流程 + 概伦建模 / 仿真，基本可替代国际工具。
先进制程（7–5nm）：华大九天主干 + 概伦尖刀 + 国际工具冻结版（断供前授权）。
韬定律 / 逻辑折叠 / 3D 堆叠：华大九天
Argus（3DIC 全流程）+ 概伦 NanoSpice（多物理场仿真），国产 EDA 已能支撑核心开发。
差距：华大九天胜在
“全”，概伦电子胜在
“精”；两者合起来≈国际巨头 70–80% 能力，先进工艺全流程仍差 2–3 年。
华为可用性：能！但分工明确——华大九天管全流程与先进封装，概伦电子管先进建模与仿真；已成为华为韬定律落地的核心 EDA 双雄
作者：理想完美
链接：https://xueqiu.com/3148845249/390759003
来源：雪球
著作权归作者所有。商业转载请联系作者获得授权，非商业转载请注明出处。
风险提示：本文所提到的观点仅代表个人的意见，所涉及标的不作推荐，据此买卖，风险自负。
作者声明： 本文转载自第三方，旨在提供资讯参考，并非证券推荐或投资建议。作者对内容的真实性、准确性不承担保证责任。本文不构成任何投资建议或证券推荐。截至发文日，作者与文中提及的标的不存在持仓关系。